

بررسی اثر تابع کار گیت سه فلزی بر عملکرد FinFET با کانال احاطه شده توسط گیت

حمیده ذوالفقاری^۱، سید ابراهیم حسینی^۲

^۱دانشگاه تربیت معلم سبزواری، zolfaghari_61@yahoo.com

^۲دانشگاه فردوسی مشهد، e_hosseini_98@yahoo.com

چکیده - در این مقاله اثر تابع کار گیت سه فلزی بر روی عملکرد ترازیستور FinFET با کانال احاطه شده توسط گیت بررسی شده است. این ساختار توسط ATLAS Silvaco شبیه سازی شده و نتایج آن نشان می دهد که با انتخاب فلز با تابع کار مناسب می توان آثار کانال کوتاه را کاهش داد و همچنین به دلیل افزایش کنترل گیت بر روی کانال بارهای ناشی از درین در کانال کاهش یافته در نتیجه DIBL کاهش می یابد و عملکرد زیر آستانه نزدیک به ایده آل را نشان می دهد. DIBL برابر با $1/4\text{mv/v}$ و شیب زیر آستانه کمتر از 65mV/dec گواهی بر ادعای ما می باشند.

کلید واژه- FinFET, DIBL, گیت سه فلزی, میدان الکتریکی, تابع کار.

کاشت نیتروژن [۵] یا رسوب گذاری فلزی ایجاد کرد.

در این مقاله از سه تابع کار فلزی به عنوان ماده گیت استفاده شده است و با تغییر تابع کار میانی اثر آن بر روی پارامترهای ترازیستور بررسی شده است. در بخش دوم ساختار طراحی شده در این مقاله توضیح داده می شود، در بخش سوم نتایج شبیه سازی بررسی شده و در بخش پایانی نتیجه گیری شده است.

۲- ساختار ترازیستور

شکل ۱ نمای سه بعدی FinFET با کانال احاطه شده توسط گیت با ناخالصی جزئی را به همراه برش عمودی آن نشان می دهد. در این ساختار گیت تمام کانال ترازیستور را احاطه می کند. طول گیت 30nm در نظر گرفته شده است که با تکنولوژی آینده سازگار است.


عرض و ارتفاع Fin، 15nm و ضخامت اکسید گیت 1nm است. چگالی ناخالصی کانال برای اجتناب از نوسانات ناخالصی و کاهش تغییرات زیر آستانه 10^{16}cm^{-3} در نظر گرفته شده است. در این ساختار طول گیت به سه قسمت مساوی L_1 ، L_2 و L_3 ($L_1=L_2=L_3=Lg/3$) با تابع کارهای $\phi_{M1}=4/95\text{ev}$ ، $\phi_{M2}=4/9\text{ev}$ و $\phi_{M3}=4/5\text{ev}$ تقسیم می شود.

این ساختار برای گیت با تابع کار تک فلزی، دو فلزی و سه فلزی با فلز میانی $\phi_{M2}=4/8\text{ev}$ در [۶] شبیه سازی شده و نتایج خوبی را در کاهش آثار کانال کوتاه نشان داده است. در این مقاله اثر تغییر فلز میانی برای گیت سه فلزی بررسی شده است.

۱- مقدمه

با کاهش ابعاد ترازیستور CMOS آثار ناخواسته ای به نام آثار کانال کوتاه ظاهر می شوند که عملکرد ترازیستور را به مخاطره می اندازند در نتیجه کاهش این اثرات اهمیت زیادی دارد. در این راستا ساختارهای مختلفی توسط محققان ارائه شده اند که اثرات کانال کوتاه را تا حدودی کاهش می دهند یکی از این ساختارها، FinFET است که اخیراً معرفی شده است. [۱] این ساختار از خانواده ترازیستورهای چند گیتی است که بدلیل افزایش تعداد گیتها، کنترل گیت بر روی کانال افزایش می یابد و اثر بارهای القا شده از سورس و درین در کانال کاهش می یابد که باعث توقف آثار کانال کوتاه [۲] می شوند. FinFET با ترازیستور CMOS معمولی سازگار است که امکان ساخت سریع این عنصر را فراهم می کند [۳].

ترازیستور FinFET با کانال کاملاً تهی از ناخالصی، مشکل تغییرات ولتاژ آستانه ناشی از توزیع و نوسان چگالی ناخالصی را حل می کند، شیب زیر آستانه را بهبود می دهد، بنابراین I_{off} (جریان حالت خاموش) پایینی را نشان می دهد و جریان I_{on} (جریان حالت روشن) را افزایش می دهد. به دلیل کاهش چگالی ناخالصی کانال مقاومت خروجی بهبود یافته و هدایت انتقالی بالایی را نتیجه می دهد. در حالی که تنظیم ولتاژ آستانه با کاشت برای عناصر با Fin باریک مشکل است تنظیم تابع کار با استفاده از گیتهای فلزی یک راه حل برای دیواسهای FinFET است. گیت فلزی را می توان با استفاده از روشهای سیلیساید کردن [۴] کامل پلی سیلیکن گیت، ترکیب گیت فلزی و یک تکنیک



شکل ۱: الف) برش عمودی و ب) نمای سه بعدی FinFET با کانال احاطه شده توسط گیت.

نزدیک به ϕ_{M1} است ماکزیمم میدان الکتریکی بطور قابل توجهی افزایش نمی‌یابد. برای ϕ_{M2} بزرگتر از $4/7\text{eV}$ ماکزیمم میدان در نزدیک درین کاهش یافته است که سبب کاهش آثار حامل داغ می‌شود. بنابراین به نظر می‌رسد که $4/7\text{eV}$ و $4/7\text{eV}$ بهترین مقدار باشد به دلیل کاهش آثار حامل داغ، ایجاد میدان الکتریکی نسبتاً یکنواختی در طول کانال و افزایش ولتاژ شکست ترانزیستور.

شکل ۴ منحنی مشخصه انتقالی را برای $\phi_{M2}=4/8\text{eV}$ ، $V_{ds}=0/5\text{V}$ و $V_{ds}=1\text{V}$ نشان می‌دهد. شیب زیر آستانه و DIBL استخراج شده از این منحنی به ترتیب $64/2\text{mv/dec}$ و $1/4\text{ mv/v}$ می‌باشند که نشان می‌دهند آثار کانال کوتاه برای این ساختار کاهش یافته است. شکل ۵ منحنی خروجی را برای این ساختار نشان می‌دهد، مقدار ولتاژ شکست بدست آمده از این منحنی همانطور که قابل مشاهده است برابر $1/8\text{V}$ می‌باشد.


شکل ۶ الف، ب و ج بترتیب DIBL، شیب زیر آستانه و ولتاژ شکست را برحسب افزایش تابع کار میانی نشان می‌دهند. DIBL و شیب زیر آستانه با افزایش تابع کار کاهش می‌یابند اما DIBL در $\phi_{M2}=4/8\text{eV}$ و شیب زیر آستانه در $\phi_{M2}=4/8\text{eV}$ یک تغییر ناگهانی دارند. ولتاژ شکست نیز با افزایش تابع کار افزایش یافته اما از $4/8\text{eV}$ شروع به کاهش می‌کند. با در نظر گرفتن میانگین تابع کار $\phi_{M1}=4/9\text{eV}$ و $\phi_{M3}=4/5\text{eV}$ می‌توان نتیجه گرفت که با افزایش تابع کار میانی بیشتر از این مقدار و نزدیک شدن به

۳- نتایج شبیه سازی


در این قسمت نتایج شبیه سازی برای ساختار FinFET سه فلزی توضیح داده شده در قسمت قبل، با تغییر ϕ_{M2} بررسی می‌شود. شبیه سازی با استفاده از شبیه ساز عددی ATLAS انجام شده است. پتانسیل سطح در کانال، میدان الکتریکی در طول کانال، DIBL، شیب زیر آستانه، ولتاژ شکست در این مقاله بررسی می‌شوند.

برای انجام این کار ϕ_{M2} را از $4/5\text{eV}$ که نزدیک به ϕ_{M3} است به $4/9\text{eV}$ که نزدیک به ϕ_{M1} است را با فاصله $0/05$ تغییر داده‌ایم. شکل ۲ پتانسیل سطح را در طول کانال برای $V_{gs}=1\text{V}$ و $V_{ds}=1\text{V}$ نشان می‌دهد. همانطور که قابل مشاهده است پتانسیل در کانال نزدیک به درین با کاهش ϕ_{M2} افزایش می‌یابد. این نشان می‌دهد که بارهای کانال نزدیک به درین ناشی از اثر گیت بر روی کانال می‌باشند و اثر بارهای درین کاهش یافته است. بنابراین قسمت عمده کانال از تغییرات ولتاژ درین محفوظ می‌ماند. در نتیجه DIBL که مهمترین اثر کانال کوتاه است کاهش می‌یابد.


میدان الکتریکی در طول کانال برای $V_{gs}=1\text{V}$ و $V_{ds}=1\text{V}$ در شکل ۳ نشان داده شده است. با توجه به شکل زمانی که تابع کار نزدیک به ϕ_{M1} یا ϕ_{M3} است تغییرات میدان در طول کانال زیاد است. در $4/7\text{eV}$ و $4/7\text{eV}$ ϕ_{M2} میدان الکتریکی بیشتر و کمتر از حالت قبل و در طول کانال یکنواخت می‌شود. زمانی که ϕ_{M2}




شکل ۴: منحنی مشخصه انتقالی با $\phi_{M2} = 4/8\text{eV}$.



شکل ۵: منحنی مشخصه خروجی با $\phi_{M2} = 4/8\text{eV}$.




(الف)




(ب)

ϕ_{M1} شیب زیر آستانه و DIBL تغییرات منظمی ندارند و ولتاژ شکست هم کاهش می‌یابد. بنابراین مطابق با شکل ۵ به نظر می‌رسد که مقدار بهینه را برای ϕ_{M2} باید بین $4/8\text{eV}$ تا $4/7\text{eV}$ در نظر گرفت.



شکل ۲: پتانسیل سطح در طول کانال با تغییر ϕ_{M2} از $4/55\text{eV}$ به $4/9\text{eV}$ فاصله 0.05 .




شکل ۳: میدان الکتریکی در طول کانال با تغییر ϕ_{M2} از $4/55\text{eV}$ به $4/9\text{eV}$ فاصله 0.05 .

است. همچنین بدلیل ناخالصی کم کانال، تغییرات ولتاژ آستانه کاهش می‌یابد. با استفاده از سه فلز به عنوان ماده گیت و تنظیم مقدار مناسب تابع کار می‌توان آثار کانال کوتاه را کاهش داد. این شبیه سازی نشان می‌دهد که مقدار بهینه برای تابع کار فلز میانی ϕ_{M2} ، بین $4/75\text{eV}$ - $4/85\text{eV}$ است.

مراجع

- [1] Hisamoto et.al., "FinFET – a Self-Aligned Double-Gate MOSFET Scalable to 20 nm", IEEE Trans, vol. 47, pp. 2320, 2000.
- [2] X. Huang, W.-C. Lee, C. Kuo, D. Hisamoto, L. Chang, J. Kedzierski, E. Anderson, H. Takeuchi, Y.-K. Choi, K. Asano, V. Subramanian, T.-J. King, J. Bokor, and C. Hu, "Sub 50nm FinFET: PMOS," Int. Electron Devices Meeting Tech. Dig., Washington, pp.67, 1999.
- [3] Prateek Mishra, Anish Muttreja, and Niraj K. Jha, "FinFET Circuit Design", DOI 10.1007/978-1-4419-7609-3_2, Springer Science+Business Media, LLC 2011.
- [4] J. Kedzierski, E. Nowak, T. Kanarsky, Y. Zhang, D. Boyd, R. Carruthers, C. Cabral, R. Amos, C. Lavoie, R. Roy, J. Newbury, E. Sullivan, J. Benedict, P. Saunders, K. Wong, D. Canaperi, M. Krishnan, K.-L. Lee, B. A. Rainey, D. Fried, P. Cottrell, H.-S. P. Wong, M. Jeong, and W. Haensch, "Metal-gate FinFet and fully-depleted SOI devices using total gate silicidation," in *IEDM Tech. Dig.*, pp. 247, 2002.
- [5] D. Ha, H. Takeuchi, Y.-K. Choi, T.-J. King, W. P. Bai, D.-L. Kwong, A. Agarwal, and M. Ameen, "Molybdenum-gate HFO CMOS FinFETs technology," in *IEDM Tech. Dig.*, pp. 643, 2004.
- [6] H. Zolfaghari, S. E. Hosseini, A. S. H. Nilsaz, "Dual metal all around gate FinFET", vol. 4, pp. 7, 2011.



شکل ۶: الف) DIBL (ب) شیب زیر آستانه و ج) ولتاژ شکست نسبت به تابع کار ϕ_{M2} برای FinFET با گیت سه فلزی

۴- نتیجه گیری

ساختار FinFET با کانال احاطه شده توسط گیت سه فلزی و با ناخالصی بسیار پایین در این مقاله بررسی شده است. نتایج نشان می‌دهند که ساختار FinFET با گیت سه فلزی آثار کانال کوتاه را به خوبی کاهش می‌دهد. در این ساختار به دلیل وجود چهار گیت در اطراف کانال، کنترل گیت بر روی کانال افزایش یافته و DIBL که از مهمترین آثار کانال کوتاه است کاهش یافته