

اینورتر تک فاز نه سطحی و یازده سطحی با سلف های تزویج شده

مهدی علومی بایگی

دفتر تحقیقات

شرکت برق منطقه‌ای خراسان

مشهد، ایران

me_looomi@yahoo.com

سasan hashemizadehashan@stu.um.ac.ir

دانشکده فنی و مهندسی

دانشگاه فردوسی

مشهد، ایران

m.monfared@um.ac.ir

- کاهش استرس ولتاژ روی کلیدها و بار که باعث افزایش طول عمر کلیدها و کاهش تداخل الکترومغناطیسی می‌شود؛
- افزایش کیفیت شکل موج‌های خروجی؛
- افزایش فرکانس مؤثر کلیدزنی که باعث کاهش اندازه و هزینه فیلتر خروجی می‌شود.


اینورترهای تمام پل آبشاری، دیود قفلی و خازن معلم رایج‌ترین ساختارهای اینورترهای چندسطحی هستند [۶]-[۸]. اینورتر آبشاری به چندین منبع ولتاژ dc نیاز دارد. دو ساختار دیگر از چندین خازن برای تقسیم و کلمپ ولتاژ استفاده می‌کنند که اصلی‌ترین نکته در این دو ساختار ایجاد تعادل در ولتاژ خازن‌ها است. در سال‌های اخیر ساختارهای متنوع دیگری نیز برای اینورترهای چندسطحی مطرح شده است. همچنان، یافتن ساختارهای جدید با ادوات کمتر برای مبدل‌های چندسطحی برای محققان و صنعت بسیار جذاب می‌باشد. اخیراً خانواده‌ی جدیدی از اینورترهای چندسطحی با به کارگیری ایده‌ی سلف‌های تزویج شده برابر ارائه شده‌اند [۱۲]-[۲۰]. اصلی‌ترین مزیت مبدل‌های پیشنهاد شده در [۱۴]-[۱۷] این است که کلیدهای هر ساق این اینورترها دیگر نیازی به زمان مرده ندارند. زیرا سلف‌های تزویج شده بین کلیدهای هر ساق قرار می‌گیرند که این امر مانع اتصال کوتاه شدن منبع ولتاژ dc می‌شود. ساختار پیشنهاد شده در [۱۳] یکی از بهترین اینورترهای چندسطحی با سلف‌های تزویج شده است که قابلیت تولید ماکریم پنج سطح ولتاژ را با استفاده از تنها یک منبع

چکیده — در این مقاله یک اینورتر تک فاز با استفاده از سلف‌های تزویج شده ارائه شده است که نیازمند دو منبع ولتاژ dc است. در این مبدل از ایده سلف‌های تزویج شده برای افزایش تعداد سطوح ولتاژ خروجی استفاده شده است. در این مقاله حالت‌های مقاین و نامقاین این مبدل به طور کامل بررسی شده‌اند که در این حالت‌ها ولتاژ خروجی به ترتیب دارای نه و یازده سطح خواهد بود. این مبدل به راحتی قابل پیاده‌سازی است و در مقایسه با اینورترهای رایج، ادوات کمتری نیاز دارد. همچنین یک روش کلیدزنی برای این اینورتر ارائه گردیده است. با این روش کلیدزنی، ولتاژ و جریان سلف‌ها فاقد مؤلفه dc خواهد بود، که برای کوچک شدن جریان سلف‌ها و عملکرد اینورتر بسیار ضروری است. همچنین در این مقاله برای اثبات عملکرد اینورتر نتایج شبیه‌سازی و عملی ارائه شده است.

واژه‌های کلیدی — اینورتر چندسطحی؛ سلف‌های تزویج شده؛ تک-فاز؛

۱. مقدمه

امروزه اینورترهای چندسطحی به طور گسترده در کاربردهای توان بالا و ولتاژ متوسط مانند درایو موتورهای بزرگ، سیستم‌های انرژی تجدیدپذیر و ... استفاده می‌شوند [۱]-[۵]. مزایای کلی اینورترهای چندسطحی عبارتند از [۶]:



شکل (۱): مدار قدرت اینورتر پیشنهادی.

۲.۲ نقش سلفهای تزویج شده

از آنجایی که سلفهای تزویج شده مهم‌ترین قسمت اینورتر پیشنهادی هستند، بنابراین در این قسمت اثر سلفهای تزویج شده را بررسی می‌کنیم. با توجه به «شکل ۱» برای سلفهای تزویج شده، (۱) و (۲) را داریم. در این روابط، L و M به ترتیب اندوکتانس خودی، نشتی و متقابل می‌باشند.

$$V_{24} = V_2 - V_4 = L \frac{di_a}{dt} - M \frac{di_b}{dt} = (L\sigma + M) \frac{di_a}{dt} - M \frac{di_b}{dt} \quad (1)$$

$$V_{34} = V_3 - V_4 = L \frac{di_b}{dt} - M \frac{di_a}{dt} = (L\sigma + M) \frac{di_b}{dt} - M \frac{di_a}{dt} \quad (2)$$

حال با جمع (۱) و (۲)، رایطهٔ زیر حاصل خواهد شد:

$$V_{24} + V_{34} = V_2 + V_3 - 2V_4 = -L\sigma \frac{di_L}{dt} \quad (3)$$

در نتیجه، ولتاژ گره ۴ از رایطهٔ زیر بدست خواهد آمد:

$$V_4 = \frac{V_2 + V_3 + L\sigma \frac{di_L}{dt}}{2} \quad (4)$$

با توجه به اینکه می‌توان از اثر اندوکتانس نشتی در اکثر کاربردها صرف‌نظر کرد، (۴) به صورت زیر در خواهد آمد:

$$V_4 = \frac{V_2 + V_3}{2} \quad (5)$$

براساس «شکل ۱» و (۵)، ولتاژ خروجی اینورتر پیشنهادی از (۶) بدست خواهد آمد:

$$V_{14} = V_1 - V_4 = V_1 - \frac{V_2 + V_3}{2} \quad (6)$$

ولتاژ dc، شش کلید قدرت و یک زوج سلف تزویج شده دارد. با این حال محدودیت سطوح ولتاژ خروجی در اینورترهای چندسطحی ارائه گردیده با سلفهای تزویج شده، مهم‌ترین مشکل این مبدل‌ها می‌باشد. در این مقاله به منظور افزایش تعداد سطوح ولتاژ خروجی و به طور همزمان کاهش منابع ولتاژ dc و ادوات نیمه‌هادی استفاده شده، یک اینورتر با دو منبع ولتاژ dc، هشت کلید قدرت و یک زوج سلف تزویج شده ارائه گردیده است. در این مبدل نیازی به خازن‌های مقسم و کلمپ نیست و همچنین در مقایسه با اینورترهای آبشاری، دیود-قفلی و خازن-معلق هم تجهیزات کمتری لازم دارد؛ که باعث ارزان بودن و پایین بودن تلفات مبدل می‌شود. در این مبدل چهار کلید قدرت در فرکانس پایین کنترل می‌شوند که باعث می‌گردد تلفات کلیدزنی و اثرات EMI در این مبدل بسیار ناچیز باشند. همچنین با روش کلیدزنی بکار رفته در این مقاله ولتاژها و جریان‌های سلفهای تزویج شده دارای مؤلفهٔ dc نمی‌باشند که این نکته برای کوچک شدن اندازهٔ سلف‌ها امری ضروری است. مبدل پیشنهادی در حالت متقارن (منابع ولتاژ dc برابر) قابلیت تولید نه سطح ولتاژ را دارد، در صورتی که اگر منابع ولتاژ dc برابر نباشند (حالت نامتقارن) این اینورتر می‌تواند یازده سطح در ولتاژ خروجی ایجاد کند. هر دو حالت متقارن و نامتقارن مبدل معرفی شده در بخش‌های بعدی به طور کامل بررسی شده‌اند. در قسمت آخر، عملکرد مبدل پیشنهادی با ارائهٔ نتایج شبیه‌سازی و عملی در حالت‌های متقارن و نامتقارن اثبات گردیده است.

۲. اینورتر چندسطحی تکفاز پیشنهادی

۲.۱. مدار قدرت مبدل پیشنهادی

مدار قدرت اینورتر تکفاز پیشنهادی در «شکل ۱» نشان داده شده است. در این مبدل، V_1 و V_2 ولتاژهای ورودی dc هستند. اندوکتانس خودی سلفهای تزویج شده برابر و اندوکتانس متقابل بین این دو سلف به ترتیب برابر L و M می‌باشند. این زوج سلف تزویج شده بین گرههای ۲ و ۴ قرار گرفته‌اند و ترمینال‌های خروجی اینورتر، گرههای ۱ و ۴ هستند. برای جلوگیری از اتصال کوتاه شدن منابع ولتاژ dc، زوج کلیدهای S_2-S_5 و S_4-S_8 باید به صورت مکمل کنترل شوند. در قسمت‌های بعدی اول نقش سلفهای تزویج شده بررسی می‌گردد و سپس عملکرد اینورتر در حالت‌های متقارن و نامتقارن توضیح داده می‌شود.

ولتاژ مشخص شده مطابق با جدول کلیدزنی، انتخاب می‌کند [۸]. اما در اینورتر پیشنهادی و به منظور حداقل کردن جریان سلفهای، این جریان را باید به طور متناوب با فرکانس نسبتاً بالایی افزایش و کاهش یابند تا اندازه سلفهای تزویج شده بهینه شود. مطابق این تحلیل، برای سطوح ولتاژی که در آنها ولتاژ دو سلف تزویج شده صفر نیست، باید حداقل دو حالت کلیدزنی موجود باشد که در آنها ولتاژ دو سلف تزویج شده، قرینه‌ی هم باشند. خوشبختانه این امر مطابق «جدول ۱» برای اینورتر پیشنهادی امکان‌پذیر است. لذا در روش بکار رفته برای اینورتر پیشنهادی، علیرغم اینکه ولتاژ خروجی دارای تغییرات فرکانس بالا و لذا هارمونیک‌های کلیدزنی نیست، لیکن ولتاژ دو سلفها با فرکانس بالای کلیدزنی و بصورت متناوب تغییر می‌کند. از «جدول ۱» مشخص است وقتی که $V_{14} \leq 0$ است، کلید S_2 همیشه روشن می‌باشد و برعکس. پس دو کلید S_2 و S_6 با فرکانس ولتاژ مرجع کنترل می‌شوند که باعث سادگی کلیدزنی و کاهش تلفات کلیدزنی می‌گردد. برای پیاده‌سازی روش کلیدزنی، در سطوح ولتاژی که V_{23} صفر نیست، باید هر دو حالت کلیدزنی موجود در «جدول ۱» با فرکانس نسبتاً بالایی استفاده گردند. نکته‌ی مهم اینکه زمان به کارگیری این دو حالت کلیدزنی باید یکی باشد تا زوج سلف تزویج شده به طور کامل تخلیه گردد. در واقع سیگنال‌های کنترل S_3-S_7 و S_4-S_8 UPWM می‌باشند [۲۲]. به طور خلاصه کلیدهایی که به طور مستقیم به سلفهای تزویج شده متصل‌اند، فقط در سطوحی که V_{23} صفر نیست در فرکانس بالا کنترل می‌شوند؛ در حالی که کلیدهای S_1 ، S_2 ، S_5 و S_6 در همه سطوح ولتاژ خروجی در فرکانس پایین کار می‌کنند. همچنین با این روش، ولتاژ سلفهای تزویج شده فاقد مؤلفه dc می‌باشد. وجود ولتاژ مستقیم در دو سلف منجر به افزایش جریان سلف می‌شود و کارکرد مبدل را مختل می‌کند.

۳. نتایج شبیه‌سازی

برای اثبات عملکرد حالت مانگار اینورتر پیشنهادی، این مبدل در حالت‌های متقارن و نامتقارن تحت بار اهمی‌سلفی ($R=10\Omega$) و $L=3/75mH$ در نرمافزار Matlab/Simulink شبیه‌سازی شده است. در این شبیه‌سازی، در حالت متقارن، ولتاژهای dc ورودی برابر $20V$ هستند، در صورتی که در حالت نامتقارن، $V_1=30V$ و $V_2=20V$ می‌باشند. همچنین دامنه‌ی ولتاژ مرجع در حالت‌های متقارن و نامتقارن به ترتیب 40 و 50 ولت لحاظ شده است و اندوکتانس متقابل M برابر $600\mu H$ است. نتایج شبیه‌سازی ولتاژ و جریان خروجی اینورتر پیشنهادی در «شکل ۲» نشان داده شده‌اند. مطابق این شکل، مبدل پیشنهادی در حالت متقارن، نه سطح ولتاژ

۲.۲. بررسی عملکرد اینورتر پیشنهادی

در «جدول ۱» تمام حالت‌های کلیدزنی همراه با ولتاژ خروجی و ولتاژ سلف تزویج شده (V_{23}) آورده شده‌اند. در این جدول اعداد $"0"$ و $"1"$ به ترتیب نشانگر حالت‌های خاموش و روشن کلیدهای قدرت هستند.

جدول ۱: حالت‌های مختلف کلیدزنی و ولتاژهای سلف و خروجی



S_1	S_2	S_3	S_4	V_{14}	V_{23}
•	•	•	•	V_1	•
•	•	•	1	$V_1/2$	$-V_1$
•	•	1	0	$V_1/2$	V_1
•	•	1	1	•	•
•	1	0	0	$-V_1$	•
•	1	0	1	$-(V_1+V_1/2)$	$-V_1$
•	1	1	0	$-(V_1+V_1/2)$	V_1
•	1	1	1	$-(V_1+V_1)$	•
1	•	•	•	V_1+V_1	•
1	•	•	1	$V_1+V_1/2$	$-V_1$
1	•	1	0	$V_1+V_1/2$	V_1
1	•	1	1	V_1	•
1	1	•	•	•	•
1	1	0	1	$-V_1/2$	$-V_1$
1	1	1	0	$-V_1/2$	V_1
1	1	1	1	$-V_1$	•

مطابق «جدول ۱» اگر $V_1=V_2$ باشد، آنگاه ولتاژ خروجی اینورتر دارای نه سطح خواهد بود. در صورتی که اگر منابع ولتاژ dc را برابر نگیریم (حالت نامتقارن)، تعداد سطوح ولتاژ خروجی افزایش پیدا خواهد کرد؛ به طوری که اگر $V_1=3V_2/2$ باشد، آنگاه تعداد سطوح ولتاژ قابل حصول، یا زده خواهد بود. همچنین در هر دو حالت، اندازه‌ی پله‌های ولتاژ برابر $V_2/2$ می‌باشد.

۲.۳. روش کلیدزنی اینورتر پیشنهادی

ولتاژ خروجی با این روش کلیدزنی شبیه ولتاژ خروجی با روش کنترل نزدیکترین سطح ولتاژ است [۸] و [۲۱]. در این روش، ولتاژ مرجع سینوسی با سطوح ولتاژ قابل حصول مقایسه می‌شود و سطوح ولتاژی که به ولتاژ مرجع نزدیک‌تر است، انتخاب می‌گردد. مهمترین مزیت روش کنترل نزدیکترین سطح ولتاژ که آن را برای مبدل‌های چند سطحی جذاب می‌کند این است که همه یا تعدادی از کلیدها در فرکانس پایین کنترل می‌شوند و علاوه‌ی هارمونیک‌های کلیدزنی فرکانس بالا در ولتاژ خروجی ظاهر نشده و لذا مشکلات ناشی از تداخلات الکترومغناطیسی، حداقل می‌گردد. در روش مذکور، در هر لحظه کنترل کننده حالت کلیدزنی مناسب را براساس سطح



طراحی شده، هشت ماسفت مدل IRFP460A به عنوان کلیدهای قدرت S_1-S_8 استفاده شده‌اند؛ این ماسفت‌ها دارای حد ولتاژ و جریان ۵۰۰V و 20A هستند. سیگنال‌های کنترل نیز توسط TMS320F28335 DSP تولید شده‌اند. همچنین زمان مرده برای زوج کلیدهای مکمل در اینورتر $1\mu s$ در نظر گرفته شده است. همه‌ی پارامترهای آزمایش عملی مانند شبیه‌سازی هستند.



شکل (۳): طیف هارمونیکی ولتاژ خروجی اینورتر پیشنهادی: (الف) حالت متقارن، (ب) حالت نامتقارن.

«شکل ۴» ولتاژ و جریان بار اهمی‌سلفی ($L=37.5mH$ و $R=10\Omega$) برای اینورتر پیشنهادی را نشان می‌دهد. مطابق شکل مذکور، ولتاژ خروجی همانند نتایج شبیه‌سازی در حالت‌های متقارن و نامتقارن به ترتیب دارای نه و یازده سطح می‌باشد و جریان بار نیز تقریباً سینوسی گردیده است. همچنین اندازه‌ی همه‌ی بلدهای ولتاژ خروجی، $V_2/2 = 10$ ولت می‌باشد. طیف هارمونیکی ولتاژ خروجی اینورتر در «شکل ۵» نشان داده شده است. اینورتر پیشنهادی در هیچ کدام از حالت‌های متقارن و نامتقارن، مؤلفه‌ی dc در ولتاژ خروجی تولید نمی‌کند. THD ولتاژ خروجی این مبدل در حالت‌های متقارن و نامتقارن به ترتیب برابر $8/1$ و $6/2$ درصد می‌باشد که نزدیک اعداد حاصل از شبیه‌سازی هستند. بعلاوه مطابق این شکل دامنه‌ی هارمونیک‌های مرتبه‌ی پایین کوچک است.

تولید می‌کنند؛ در حالی که در حالت نامتقارن، یا زده سطح در ولتاژ خروجی اینورتر داریم که کاملاً مطابق تحلیل‌های صورت گرفته می‌باشند. از «شکل ۲» روشن است که اندازه‌ی همه‌ی سطوح ولتاژ خروجی نسبت به اعداد حاصل از تحلیل‌ها کوچک‌تر است که دلیل این امر، افت ولتاژ در مقاومت کلیدها و امپدانس سلفهای تزویج شده می‌باشد. همچنین جریان بار تقریباً سینوسی شده است؛ زیرا بار به عنوان فیلتر پایین-گذر عمل کرده و باعث گردیده جریان خروجی حالت پله‌ای نداشته باشد.




شکل (۲): نتایج شبیه‌سازی ولتاژ و جریان خروجی اینورتر پیشنهادی: (الف) حالت متقارن، (ب) حالت نامتقارن.


طیف هارمونیکی ولتاژ خروجی اینورتر در حالت‌های متقارن و نامتقارن در «شکل ۳» آورده شده است. مطابق این شکل، ضریب اعوجاج هارمونیکی کل (THD) ولتاژ خروجی در حالت‌های متقارن و نامتقارن به ترتیب برابر $5/49$ و $7/85$ درصد می‌باشد که اعداد قابل قبولی هستند. بعلاوه، دامنه‌ی مؤلفه‌ی اصلی ولتاژ خروجی به ترتیب برابر $48/89$ و $37/88$ ولت است؛ با توجه به اینکه دامنه‌ی ولتاژ مرجع را $40V$ و $50V$ گرفته بودیم، عملکرد اینورتر پیشنهادی مطلوب ارزیابی می‌شود.

۴. نتایج عملی

اینورتر معرفی شده به صورت عملی نیز آزمایش شده است. در مبدل




(الف)




(ب)

شکل (۶): نتایج عملی جریان سلفهای تزویج شده تحت بار اهمی- سلفی:
 (الف) حالت متقارن، (ب) حالت نامتقارن.

جریان سلفهای تزویج شده تحت بار اهمی- سلفی در «شکل ۶» نشان داده شده‌اند که مطابق این شکل حداقل مقدار این جریان‌ها نصف ماکریم مقدار جریان خروجی می‌باشد. در نتیجه سلفهای تزویج شده و چهار کلید متصل به آنها تنها نصف جریان بار را از خود عبور می‌دهند. این جریان‌ها فاقد مقدار dc هستند. بعلاوه جریان بار در مقایسه با جریان‌های i_a و i_b ریپل بسیار کمی دارد. همان طور که قبلاً هم اشاره شد، مقدار متوسط ولتاژ دو سر زوج سلف تزویج شده باید صفر باشد تا هسته‌ی سلف به اشباع نزود. «شکل ۷» ولتاژ دو سر سلف تزویج شده (V_{23}) را نشان می‌دهد. آشکار است که این ولتاژ، مؤلفه‌ی dc ندارد و وقتی V_{23} صفر نیست، این ولتاژ به صورت متواالی تغییر علامت می‌دهد که برای کوچک شدن جریان سلف‌ها بسیار ضروری است. بعلاوه حداقل مقدار ولتاژ V_{23} در هر دو حالت متقارن و نامتقارن برابر V_2 یعنی ۲۰ ولت می‌باشد. مبدل ساخته شده برای آزمایش اینورتر پیشنهادی نیز در «شکل ۸» نشان داده شده است.




(الف)




(ب)

شکل (۴): نتایج عملی ولتاژ و جریان خروجی اینورتر پیشنهادی: (الف) حالت متقارن، (ب) حالت نامتقارن.



(الف)




(ب)

شکل (۵): طیف هارمونیکی ولتاژ خروجی اینورتر پیشنهادی: (الف) حالت متقارن، (ب) حالت نامتقارن.


چندسطحی قبلی بهبود پیدا کرده است و بعلاوه نسبت به اینورترهای قبلی به ادوات کمتری نیاز دارد. همچنین عملکرد این مبدل به طور کامل تجزیه و تحلیل شده است. ضریب اعوجاج پایین ولتاژ خروجی در این مبدل باعث کم شدن اندازه و هزینه فیلتر خروجی می شود. این مبدل برای کاربردهای توانهای پایین تا متوسط مناسب است.

منابع

- [1] S. Kouro, R. Bernal, H. Miranda, Cé. A. Silva, and J. Rodriguez, "High-Performance Torque and Flux Control for Multilevel Inverter Fed Induction Motors," *IEEE Trans. Power Electron.*, vol. 22, no. 6, pp. 2116–2123, Nov. 2007.
- [2] B. K. Bose, "Neural Network Applications in Power Electronics and Motor Drives—An Introduction and Perspective," *IEEE Trans. Ind. Electron.*, vol. 54, no. 1, pp. 14–33, Feb. 2007.
- [3] J. M. Carrasco, L. G. Franquelo, J. T. Bialasiewicz, E. Galvan, R. C. PortilloGuisado, M. A. M. Prats, J. I. Leon, and N. Moreno-Alfonso, "Power-Electronic Systems for the Grid Integration of Renewable Energy Sources: A Survey," *IEEE Trans. Ind. Electron.*, vol. 53, no. 4, pp. 1002–1016, Jun. 2006.
- [4] P. C. Loh, D. M. Vilathgamuwa, S. K. Tang, and H. L. Long, "Multilevel Dynamic Voltage Restorer," *IEEE Power Electron. Lett.*, vol. 2, no. 4, pp. 125–130, Dec. 2004.
- [5] D. Soto and T. C. Green, "A comparison of high-power converter topologies for the implementation of FACTS controllers," *IEEE Trans. Ind. Electron.*, vol. 49, no. 5, pp. 1072–1080, Oct. 2002.
- [6] J. Rodriguez, S. Bernet, P. K. Steimer, and I. E. Lizama, "A Survey on Neutral-Point-Clamped Inverters," *IEEE Trans. Ind. Electron.*, vol. 57, no. 7, pp. 2219–2230, Jul. 2010.
- [7] M. Malinowski, K. Gopakumar, J. Rodriguez, and M. A. Perez, "A survey on cascaded multilevel inverters," *IEEE Trans. Ind. Electron.*, vol. 57, no. 7, pp. 2197–2206, Jul. 2010.
- [8] J. Rodriguez, L. G. Franquelo, S. Kouro, J. I. Leon, R. C. Portillo, M. A. M. Prats, and M. A. Perez, "Multilevel Converters: An Enabling Technology for High-Power Applications," *Proc. IEEE*, vol. 97, no. 11, pp. 1786–1817, Nov. 2009.
- [9] J.-S. Choi and F. Kang, "7-level PWM Inverter Employing Series-Connected Capacitors Parallelled to a Single DC Voltage Source," *IEEE Trans. Ind. Electron.*, vol. PP, no. 99, pp. 1–12, 2014.
- [10] K. K. Gupta and S. Jain, "A Novel Multilevel Inverter Based on Switched DC Sources," *IEEE Trans. Ind. Electron.*, vol. 61, no. 7, pp. 3269–3278, Jul. 2014.
- [11] S. K. Chattpadhyay and C. Chakraborty, "A New Multilevel Inverter Topology With Self-Balancing Level Doubling Network," *IEEE Trans. Ind. Electron.*, vol. 61, no. 9, pp. 4622–4631, Sep. 2014.
- [12] P. RoshanKumar, R. S. Kaarthik, K. Gopakumar, J. I. Leon, and L. G. Franquelo, "A Seventeen-Level Inverter formed by Cascading Flying Capacitor and Floating Capacitor H-bridges," *IEEE Trans. Power Electron.*, vol. PP, no. 99, pp. 1–8, 2014.
- [13] Z. Li, P. Wang, Y. Li, and F. Gao, "A Novel Single-Phase Five-Level Inverter With Coupled Inductors," *IEEE Trans. Power Electron.*, vol. 27, no. 6, pp. 2716–2725, June 2012.
- [14] A. M. Knight, J. Ewanchuk, and J. C. Salmon, "Coupled three-phase inductors for interleaved inverter switching," *IEEE Trans. Magn.*, vol. 44, no. 11, pp. 4199–4122, Nov. 2008.
- [15] J. Salmon, A.M. Knight, and J. Ewanchuk, "Single-Phase Multilevel PWM Inverter Topologies Using Coupled Inductors," *IEEE Trans. Power Electron.*, vol. 24, no. 5, pp. 1259–1266, May. 2009.
- [16] J. Salmon, J. Ewanchuk, and A. M. Knight, "PWM inverters using split-wound coupled inductors," *IEEE Trans. Ind. Appl.*, vol. 45, no. 6, pp. 2001–2009, Nov. 2009.



(الف)



(ب)

شکل (۷): نتایج عملی ولتاژ V_{23} : (الف) حالت متفاوت، (ب) حالت نامتفاوت.



شکل (۸): مبدل ساخته شده.

۵. نتیجه گیری

این مقاله یک اینورتر جدید با سلفهای تزویج شده ارائه داده است که کیفیت شکل موج های خروجی در این مبدل نسبت به اینورترهای

- [17] C. Chapelsky, J. Salmon, and A. M. Knight, "Design of the magnetic components for high-performance multilevel half-bridge inverter legs," *IEEE Trans. Magn.*, vol. 45, no. 10, pp. 4785–4788, Oct. 2009.
- [18] D. Floricau, E. Floricau, and G. Gateau, "New Multilevel Converters With Coupled Inductors: Properties and Control," *IEEE Trans. on Ind. Electronics.*, vol.58, No.12, pp.5344–5351, Dec.2011.
- [19] D. Floricau, G. Gateau, and T. A. Meynard, "New Multilevel Flying-Capacitor Inverters with Coupled-Inductors," *In Proc. 13th Int. Optimization of Electrical and Electronic Equipment Conf (OPTIM)*, pp.764–769, 2012.
- [20] D. Floricau, "New Hybrid Multilevel Inverters for High-Current Applications," *The 8th International Symposium on Advanced Topics in Electrical Engineering*, pp. 1-6, 23-25 May. 2013.
- [21] M. Perez, J. Rodriguez, J. Pontt, and S. Kouro, "Power Distribution in Hybrid Multi-cell Converter with Nearest Level Modulation," in *2007 IEEE International Symposium on Industrial Electronics, 2007*, pp. 736–741.
- [22] S. A. Hamed, "Performance evaluation of three-phase variable-speed DC drive systems with uniform PWM control," *IEEE Trans. Power Electron.*, vol. 12, no. 2, pp. 228–242, Mar. 1997.