عنوان : ( بررسی مشخصه منفی در ترانزیستور لایه نازک )
نویسندگان: سید ابراهیم حسینی , A. Ghasemi ,
Full Textچکیده
در این نوشتار میزان تاثیر محل فلز گیت بر عملکرد یک ترانزیستور MOSFET لایه نازک بررسی شده است. شبیه سازی نشان می دهد هر چه مکان گیت را به درین نزدیک نماییم، میزان جریان نسبت به حالتی که گیت در وسط یا نزدیک سورس باشد، کاهش خواهد یافت و مقاومت خروجی ترانزیستور نیز در همین حالت به ازای شرایط خاصی، مقدار منفی خواهد بود که با میزان ولتاژ اعمالی به گیت اندازه آن تغییر می نماید. اندازه این مقاومت منفی بازای طولهای متفاوتی از ترانزیستور و چگالی درین و سورس مختلف، مورد بررسی قرار گرفته است.
کلمات کلیدی
, جابجایی مکان گیت, مشخصه MOSFET, مقاومت خروجی
@inproceedings{paperid:1026978,
author = {حسینی, سید ابراهیم and A. Ghasemi},
title = {بررسی مشخصه منفی در ترانزیستور لایه نازک},
booktitle = {کنفرانس فیزیک ایران},
year = {2009},
location = {اصفهان, ايران},
keywords = {جابجایی مکان گیت، مشخصه MOSFET، مقاومت خروجی},
}
%0 Conference Proceedings
%T بررسی مشخصه منفی در ترانزیستور لایه نازک
%A حسینی, سید ابراهیم
%A A. Ghasemi
%J کنفرانس فیزیک ایران
%D 2009
