در این مقاله یک مدار بیشینه یاب CMOS تمام مقیاس مبتنی بر مقایسه در حوزه زمان ارائه شده است که می تواند تا ولتاژهای تغذیه پایین کارآیی مناسبی از خود نشان دهد. برای به کارگیری حوزه زمان در مقایسه بین چند سیگنال آنالوگ ورودی در مدار بیشینه یاب پیننهادی، از زنجیره ای از المان های تاخیر خطی با ورودی تمام مقیاس استفاده شده است استفاده از المان تاخیر خطی تمام مقیاس، علاوه بر افزایش محدوده دینامیکی این مدار، دقت مقایسه بین ورودی ها را نیز افزایش داده است. علاوه بر این، یک مدار آشکارساز فاز جدید نیز ارائه شده است که در مقایسه یا کارهای قبلی از تعداد ترانزیستور کمتری استفاده می کند که این خود باعث کاهش سطح سیلیکان مدار و همچنین خازنهای پازازیتیک می گردد که در نتیجه آن کاهش توان مصرفی مدار را به دنبال دارد. این مدار در تکنولوژی 180 نانومتر CMOS طراحی و شبیه سازی شده است که نتایج شبیه سازی نشان می دهد در ولتاژ تغذیه یک ولت و سرعت کلاک 10 مگاهرتز توان مصرفی برای حالت 3 ورودی برابر با 72 میکرو وات می باشد که معیار شایستگی 2.4 میکرو وات بر مگاهرتز و صحت 99.98 درصد را نشان می دهد که بهبود قابل ملاحظه ای را نسبت به نمونه های مشابه نشان می دهد. همچنین نتایج شبیه سازی نشان می دهد که مدار پیشنهادی پیشنهادی قابلیت عملکرد مناسب تا ولتاژ تغذیه 0.38 ولت را دارد

کلمات کلیدی