عنوان : ( طراحی یک هسته سخت افزاری برای IP Fragmentation )
نویسندگان: ابراهیم عوض کننده قراول , سیدسعید حسینی خیاط ,
Full Textچکیده
در این نوشتار، بطور خلاصه به بررسی پیاده سازی IPFE بر روی FPGA می پردازیم. امروزه بخش عظیمی از شبکه اینترنت از پروتکل IPv4 استفاده می کند. در این پروتکل، بخش بسیار مهمی برای انجام عمل «تکه کردن» وجود دارد. هر مسیریاب میانی به هنگام انتقال یک بسته، با توجه به امکانات خط خروجی نظیر هر بسته ، در مورد تکه کردن یا نکردن هر بسته تصمیم گیری می کند. در IPFE، عمل تکه-کردن، به شکل سخت افزاری و بسیار سریع انجام می گردد. برای ایجاد این سخت افزار بر روی FPGA، از زبان Verilog® HDL و ابزارهای EDA استفاده شده است. با کمک این ماشین سخت افزاری طراحی یک مسیریاب IPv4 بر روی چیپ، کار بسیار ساده ایی می باشد.
کلمات کلیدی
, پروتکل اینترنت, آلگوریتم قطعه کردن بسته
@inproceedings{paperid:1013996,
author = {عوض کننده قراول, ابراهیم and حسینی خیاط, سیدسعید},
title = {طراحی یک هسته سخت افزاری برای IP Fragmentation},
booktitle = {دوازدهمین کنفرانس مهندسی برق ایران},
year = {2004},
location = {مشهد, ايران},
keywords = {پروتکل اینترنت، آلگوریتم قطعه کردن بسته},
}
%0 Conference Proceedings
%T طراحی یک هسته سخت افزاری برای IP Fragmentation
%A عوض کننده قراول, ابراهیم
%A حسینی خیاط, سیدسعید
%J دوازدهمین کنفرانس مهندسی برق ایران
%D 2004
